尽管半导体行业发展迅速，但在器件密度缩放、功耗和散热方面面临着重大挑战。为了克服这些障碍，新材料变得至关重要，它们与电路设计和光刻技术的进步相辅相成。

引入硅工艺的创新材料包括低k电介质、带有金属氮化物阻挡层的铜布线、高k栅电介质、新型金属栅材料以及用于应变工程的硅锗（SiGe）。这些材料不仅支持了持续的缩放，还在减小器件尺寸的同时提高或维持了性能。

除了用新材料增强单片器件之外，还大力推动了异构集成，即使用与基于硅的集成电路的热学和结构限制不兼容的材料来集成器件。

在过去二十年中，科学界致力于开发超越基于硅的互补金属氧化物半导体（CMOS）器件的新材料和器件，以满足 “延续摩尔” 缩放和 “超越摩尔” 技术的需求，以下段落将探讨引入硅器件的最相关材料。

二维（2D）材料提供了广泛的可能性，涵盖绝缘体、半导体和金属，这使得它们在电子器件中用途极为广泛。它们能够在前段制程（FEOL）中实现缩放，并在后段制程（BEOL）应用中提高性能，甚至有可能在无硅通道的情况下独立应用。

六方氮化硼（h - BN）可提高石墨烯的载流子迁移率和散热性能，而像二硫化钼（MoS₂）和二硒化钨（WSe₂）这样的过渡金属二硫族化合物（TMDs），由于其高直接带隙和出色的静电控制能力，在缩放晶体管方面具有优势。

石墨烯虽然在导电性方面无与伦比——尤其是与h - BN集成时——但作为沟道材料，其离子电流与关态电流比（Ion/Ioff）较低，这限制了它的应用，不过它在集成光子学中很有价值。然而，TMDs在CMOS晶体管方面显示出潜力（图1和图2），尽管挑战依然存在，包括高质量晶体生长、掺杂控制、接触电阻和电介质沉积。制造方面的障碍包括可靠的沉积工具以及处理诸如晶界等缺陷，这些缺陷会影响性能和掺杂。

目前，将二硫化钼（MoS₂）和二硒化钨（WSe₂）集成到环绕栅晶体管中的工作正在推进，同时也在探索适用于后段制程（BEOL）应用的低温生长方法。尽管目前的驱动电流并不理想，但人们正在研究选择性生长技术和改进的集成方案。过渡金属二硫族化合物（TMDs）的应用取决于能否解决结构、掺杂和接触等问题，若能解决，就有可能实现更佳的导通电流，并简化器件集成过程。

单壁碳纳米管（SWCNTs）已被研究了数十年，然而，平面硅基晶体管的可扩展性、鳍式场效应晶体管（FinFETs）的引入以及诸如对齐等难题，阻碍了其融入硅器件制造流程。不过，随着硅晶体管逼近缩放极限，SWCNTs 重新引发了人们的兴趣，尤其是在高性能 3D 集成方面。

尽管存在技术难题，相较于过渡金属二硫族化合物（TMDs），SWCNTs 仍具有优势，包括卓越的化学和热稳定性以及出色的热导率，这些对于管理热点和确保可靠性至关重要。

SWCNTs 面临的主要挑战包括对齐、接触电阻以及获取可靠的高纯度材料供应。尤其是对齐问题，限制了其性能发挥。虽然将 SWCNTs 集成到后段制程（BEOL）硅互补金属氧化物半导体（CMOS）流程中的无剥离工艺展现出了前景，但由于缺乏对齐，其全部潜力难以实现。实验室研究表明，对齐的 SWCNTs 性能优于硅晶体管和未对齐的 SWCNTs，近期的进展显示出它们作为未来沟道材料的潜力。

接触电阻仍然是一个关键障碍，对于 n 型接触而言尤其如此，尽管通过金属 - SWCNT 杂化和表面清洁等技术已取得了一些改善。用于 SWCNT 预处理的有机分子会增加电阻并降低迁移率，因此需要更好的去除工艺。缩放后的晶体管还需要解决在技术相关晶圆上的接触电阻和对齐问题。

在对齐和接触电阻问题解决之前，SWCNTs 可能会先在模拟应用中得到采用，因为模拟应用可接受较大的接触面积，之后再过渡到逻辑应用。其独特的性能对于推动晶体管技术发展具有巨大潜力，既支持 “延续摩尔”（逻辑缩放），也支持 “超越摩尔”（模拟缩放）应用。建立一个强大的 SWCNT 制造生态系统对于其未来融入电子器件至关重要。

金属氧化物，尤其是诸如钛（Ti）、铪（Hf）和锆（Zr）等过渡金属氧化物（MOx），因其占用空间小且与半导体制造工艺兼容，在下一代非易失性存储器（NVM）领域展现出潜力。然而，它们尚未在 NVM 制造中得到广泛应用。

与依赖细丝形成的金属氧化物不同，铁电材料具有自发、可逆的极化特性，使其成为存储器应用的理想选择。使用锆钛酸铅（PbZr₁₋ₓTiₓO₃）的铁电随机存取存储器（FRAM）已投入生产，具有操作速度快、功耗低和耐久性高的特点。

在晶体管材料中，常用于薄膜晶体管（如铟镓锌氧化物 InGaZnO）的氧化铟（In₂O₃），在 BEOL 晶体管和缩放逻辑应用方面正受到越来越多的关注。普渡大学的 Ye 研究团队已展示了通过原子层沉积（ALD）在低温下制备纳米级薄氧化铟（In₂O₃），并报告了令人瞩目的器件性能和可靠性。

ALD 氧化铟（In₂O₃）相较于二维材料和 SWCNTs 具有优势，包括与硅工艺兼容、接触电阻低、驱动电流高、开态与关态电流比（Ion/Ioff > 10¹⁰）以及可扩展性。不过，其面临的挑战包括缺乏明确的 pMOS 途径以及热导率较低，尽管许多模拟器件仅需要一种沟道类型。

将诸如氧化铟（In₂O₃）之类的新材料引入硅制造过程中，需要对成分、掺杂及缺陷控制进行精心优化，以确保实现低接触电阻和高迁移率。尽管面临这些挑战，ALD 氧化铟（In₂O₃）在前段制程（FEOL）和后段制程（BEOL）器件以及存储器应用方面都是颇具潜力的材料。

铁电材料在存储器应用领域的探索由来已久，从铁电随机存取存储器（FRAM）中使用的钙钛矿铁电体，如锆钛酸铅（PbZr₁₋ₓTiₓO₃，PZT）开始。尽管 PZT 应用于存储设备，但缩放方面的挑战限制了其广泛应用。

掺杂铪酸盐中正交铁电相的发现，重新激发了人们对铁电材料的兴趣，由于其厚度薄且与 BEOL 热预算兼容，在可扩展性方面具有显著优势。

萤石结构的铪锆氧化物（HZO）因其能量效率高、纳秒级开关速度以及在厚度低于 10 纳米时具有高耐久性（> 10¹² 次循环）而脱颖而出。其与 CMOS 工艺的兼容性以及抗退化的稳健性，使其成为铁电存储器的领先候选材料。

HZO 的铁电性取决于其正交相（o 相）的稳定，这可通过精确控制诸如晶粒尺寸、应力、氧空位以及诸如锆（Zr）等掺杂剂等因素来实现。然而，BEOL 处理温度（≤ 400°C）有时会限制其完全结晶，从而降低铁电性能。

其他有前景的铁电材料包括：像 HZO 这样的铁电材料处于可扩展、节能存储技术的前沿，同时对其他材料类别的探索也在不断拓展下一代存储器件的可能性。

随着器件尺寸不断缩小，铜互连面临若干影响其性能的挑战。在高电流密度下会发生电迁移现象，导致铜原子迁移并形成空洞，最终可能导致互连失效。此外，在较小尺寸下，由于表面散射效应，铜的电阻率会增加。这种电阻的上升，再加上电容的增加，会导致显著的 RC 延迟，减缓信号传播并限制电路性能。

为克服这些限制，研究人员正在探索替代材料。例如，钌具有出色的抗电迁移性能，但与铜相比电阻率更高。铍以其高导电性和优异的抗电迁移性能而闻名，但由于其毒性未被广泛采用。同时，将铜与钨或钽等金属合金化可增强其抗电迁移性能和机械强度。

低 k 介电材料已取代传统的二氧化硅（SiO₂），以降低电容并减轻 RC 延迟。这些创新材料包括多孔 SiO₂、有机聚合物和炭黑。正在进行的研究侧重于开发保持强机械和热性能的超低 k 材料。

阻挡层用于防止铜扩散到周围的电介质中，否则会降低电气性能。传统的阻挡层如氮化钽（TaN）正被先进材料所取代，包括钌、钨和金属硅化物，它们具有卓越的阻挡性能和更低的电阻率。

半导体制造的持续发展在很大程度上依赖于新材料的整合。从诸如二维材料和碳纳米管等新型沟道材料，到用于存储器应用的先进铁电材料以及新型互连材料，半导体行业不断探索和开发创新解决方案，以克服缩放难题并提升器件性能。

SEMI-e 2025立足行业前沿，打造半导体制造及先进封装主题专区，将综合呈现半导体材料、半导体设备、先进封装领域的前沿技术、核心产品与解决方案，本届展会将为产业链的升阶发展搭建供需精准对接、双向奔赴的平台，探索半导体行业发展新路径，持续为参展商和观众带来宝贵的交流机会和合作可能！

与此同时，展会将围绕半导体制造技术、先进封装与材料、TGV技术等主题开展同期论坛，探讨国产半导体设备的产业发展、先进封装在芯片领域中的应用、最新一代TGV技术及应用等，打造华南集成电路产业交流与贸易平台，推动华南集成电路产业集聚区更快更好发展。